Shortcuts
Bitte warten Sie, bis die Seite geladen ist.
 
PageMenu- Hauptmenü-
Page content

Katalogdatenanzeige

.

ASIC/SoC Functional Design Verification: A Comprehensive Guide to Technologies and Methodologies

ASIC/SoC Functional Design Verification: A Comprehensive Guide to Technologies and Methodologies
Kataloginformation
Feldname Details
Vorliegende Sprache eng
ISBN 978-3-319-59417-0
Name Mehta, Ashok B.
T I T E L ASIC/SoC Functional Design Verification
Zusatz zum Titel A Comprehensive Guide to Technologies and Methodologies
Verlagsort Cham
Verlag Springer
Erscheinungsjahr 2018
2018
Umfang Online-Ressource (XXXI, 328 p. 175 illus., 160 illus. in color, online resource)
Reihe SpringerLink. Bücher
Titelhinweis Druckausg.ISBN: 978-3-319-59417-0
Printed editionISBN: 978-3-319-59417-0
ISBN ISBN 978-3-319-59418-7
Klassifikation TJFC
TEC008010
621.3815
TK7888.4
Kurzbeschreibung This book describes in detail all required technologies and methodologies needed to create a comprehensive, functional design verification strategy and environment to tackle the toughest job of guaranteeing first-pass working silicon The author outlines all of the verification sub-fields at a high level, with just enough depth to allow a manager/decision maker or an engineer to grasp the field which can then be pursued in detail with the provided references. He describes in detail industry standard technologies such as UVM (Universal Verification Methodology), SVA (SystemVerilog Assertions), SFC (SystemVerilog Functional Coverage), CDV (Coverage Driven Verification), Low Power Verification (Unified Power Format UPF), AMS (Analog Mixed Signal) verification, Virtual Platform TLM2.0/ESL (Electronic System Level) methodology, Static Formal Verification, Logic Equivalency Check (LEC), Hardware Acceleration, Hardware Emulation, Hardware/Software Co-verification, Power Performance Area (PPA) analysis on a virtual platform, Reuse Methodology from Algorithm/ESL to RTL, and other overall methodologies
2. Kurzbeschreibung Chapter 1.Introduction -- Chapter 2.Functional Verification- Challeenges and Solution -- Chapter 3.SystemVerilog Paradigm -- Chapter 4. UVM -- Chapter 5.CRV -- Chapter 6.SVA -- Chapter 7.SFC -- Chapter 8.CDC -- Chapter 9.Low Power Verification -- Chapter 10. Static Verification -- Chapter 11.ESL -- Chapter 12. Hardware/Software Co-verification -- Chapter 13 -- Analog Mixed Signals Verification -- Chapter 14 -- SOC Interconnect Verification -- Chapter 15. The Complete Product Design Lifecycle -- Chapter 16. Voice Over IP -- Chapter 17. Cache Memory Subsystem Verification: UVM Agent Based -- Chapter 18. Cache Memory Subsystem Verification: ISS Based
1. Schlagwortkette Kundenspezifische Schaltung
Design
Verifikation
ANZEIGE DER KETTE Kundenspezifische Schaltung -- Design -- Verifikation
SWB-Titel-Idn 490768849
Signatur Springer E-Book
Bemerkungen Elektronischer Volltext - Campuslizenz
Elektronische Adresse $uhttp://dx.doi.org/10.1007/978-3-319-59418-7
Internetseite / Link Volltext
.
ISBD-Anzeige Katalogdatensatz500268905
.
Kategorien-Anzeige Katalogdatensatz500268905
.
Verwandte Werke Katalogdatensatz500268905
.
Titel zur Titelsammlung hinzufügen Katalogdatensatz500268905
.
Kataloginformation500268905 Datensatzanfang . Kataloginformation500268905 Seitenanfang .
Titel vormerken Katalogdatensatz500268905
Vollanzeige Katalogdaten 

Auf diesem Bildschirm erhalten Sie Katalog- und Exemplarinformationen zum ausgewählten Titel.

Im Bereich Kataloginformation werden die bibliographischen Details angezeigt. Per Klick auf Hyperlink-Begriffe wie Schlagwörter, Autoren, Reihen, Körperschaften und Klassifikationen können Sie sich weitere Titel des gewählten Begriffes anzeigen lassen.

Der Bereich Exemplarinformationen enthält zum einen Angaben über den Standort und die Verfügbarkeit der Exemplare. Zum anderen haben Sie die Möglichkeit, ausgeliehene Exemplare vorzumerken oder Exemplare aus dem Magazin zu bestellen.
Schnellsuche