Shortcuts
Bitte warten Sie, bis die Seite geladen ist.
 
PageMenu- Hauptmenü-
Page content

Katalogdatenanzeige

Routing Congestion in VLSI Circuits: Estimation and Optimization

Routing Congestion in VLSI Circuits: Estimation and Optimization
Kataloginformation
Feldname Details
Vorliegende Sprache eng
Hinweise auf parallele Ausgaben 252724410 Buchausg. u.d.T.: ‡Saxena, Prashant: Routing congestion in VLSI circuits
ISBN 978-0-387-30037-5
Name Saxena, Prashant
Sapatnekar, Sachin S.
Name ANZEIGE DER KETTE Sapatnekar, Sachin S.
Name Shelar, Rupesh S.
T I T E L Routing Congestion in VLSI Circuits: Estimation and Optimization
Verlagsort Boston, MA
Verlag Springer US
Springer
Erscheinungsjahr 2007
2007
Umfang Online-Ressource (XIV, 248 p, digital)
Reihe Series on Integrated Circuits and Systems
Notiz / Fußnoten Includes bibliographical references and index
Weiterer Inhalt Front Matter; An Introduction to Routing Congestion; Placement-level Metrics for Routing Congestion; Synthesis-level Metrics for Routing Congestion; Congestion Optimization During Interconnect Synthesis and Routing; Congestion Optimization During Placement; Congestion Optimization During Technology Mapping and Logic Synthesis; Congestion Implications of High Level Design; Back Matter
Titelhinweis Buchausg. u.d.T.: ‡Saxena, Prashant: Routing congestion in VLSI circuits
ISBN ISBN 978-0-387-48550-8
Klassifikation TJFC
TEC008010
621.395
621.3815
620
TK7888.4
ZN 4952
Kurzbeschreibung This book provides the reader with a complete understanding of the root causes of routing congestion in present-day and future VLSI circuits, available techniques for estimating and optimizing this congestion, and a critical analysis of the accuracy and effectiveness of these techniques. Readers are equipped with the knowledge to prudently choose an approach that is appropriate to their design goals.This work includes metrics and optimization techniques for routing congestion at various stages of the VLSI design flow, including the architectural level, the logic synthesis/technology mapping level, the placement phase, and the routing step.The subjects covered in this book include: a motivation that explains why the problem is important and how it will trend, definitions of metrics that are appropriate for measuring congestion, and descriptions of techniques for estimating and optimizing routing congestion issues in cell-/library-based VLSI circuits.
1. Schlagwortkette VLSI
Schaltungsanalyse
Routing
Online-Publikation
ANZEIGE DER KETTE VLSI -- Schaltungsanalyse -- Routing -- Online-Publikation
SWB-Titel-Idn 26437522X
Signatur Springer E-Book
Bemerkungen Elektronischer Volltext - Campuslizenz
Elektronische Adresse $uhttp://dx.doi.org/10.1007/0-387-48550-3
Internetseite / Link Volltext
Siehe auch Cover
Siehe auch Inhaltsverzeichnis
Siehe auch Kapitel
Siehe auch Inhaltstext
Siehe auch Einführung/Vorwort
.
ISBD-Anzeige Katalogdatensatz500115664
.
Kategorien-Anzeige Katalogdatensatz500115664
.
Verwandte Werke Katalogdatensatz500115664
.
Titel zur Titelsammlung hinzufügen Katalogdatensatz500115664
.
Kataloginformation500115664 Datensatzanfang . Kataloginformation500115664 Seitenanfang .
Titel vormerken Katalogdatensatz500115664
Vollanzeige Katalogdaten 

Auf diesem Bildschirm erhalten Sie Katalog- und Exemplarinformationen zum ausgewählten Titel.

Im Bereich Kataloginformation werden die bibliographischen Details angezeigt. Per Klick auf Hyperlink-Begriffe wie Schlagwörter, Autoren, Reihen, Körperschaften und Klassifikationen können Sie sich weitere Titel des gewählten Begriffes anzeigen lassen.

Der Bereich Exemplarinformationen enthält zum einen Angaben über den Standort und die Verfügbarkeit der Exemplare. Zum anderen haben Sie die Möglichkeit, ausgeliehene Exemplare vorzumerken oder Exemplare aus dem Magazin zu bestellen.
Schnellsuche