| Vorliegende Sprache |
ger |
| Hinweise auf parallele Ausgaben |
116571055 Buchausg. u.d.T.: ‡Menge, Matthias: Moderne Prozessorarchitekturen |
| ISBN |
978-3-540-24390-8 |
| Name |
Menge, Matthias |
| T I T E L |
Moderne Prozessorarchitekturen |
| Zusatz zum Titel |
Prinzipien und ihre Realisierungen |
| Verlagsort |
Berlin, Heidelberg |
| Verlag |
Springer Berlin Heidelberg |
| Erscheinungsjahr |
2005 |
| 2005 |
| Umfang |
Online-Ressource (XVI, 384 S, digital) |
| Reihe |
SpringerLink. Bücher |
| Titelhinweis |
Buchausg. u.d.T.: ‡Menge, Matthias: Moderne Prozessorarchitekturen |
| ISBN |
ISBN 978-3-540-27471-1 |
| Klassifikation |
*68M99 |
| 68-01 |
| UYF |
| COM011000 |
| 004.1 |
| TK7895.M5 |
| ST 170 |
| Kurzbeschreibung |
Programmiermodell -- Skalare Prozessoren -- Operationsparallel arbeitende Prozessoren -- Prozessorbau im Hardware-Software-Codesign. |
| 2. Kurzbeschreibung |
Der Autor gibt einen vollständigen Überblick über den Themenkomplex "Prozessorbau". Von den Grundlagen bis hin zu den Implementierungsdetails werden die in modernen Hochleistungsprozessoren verwendeten Prinzipien erläutert. Das Buch weist mit mehr als 100 berücksichtigten Entwicklungen aus Industrie und Forschung ein hohes Maß an Praxisnähe auf. Im Einzelnen werden zunächst der Aufbau und die Funktionsweise skalarer Prozessoren beschrieben. Die Fließbandverarbeitung wird vorgestellt und es werden gängige Techniken zur Lösung der dabei auftretenden Konflikte präsentiert, u.a. das Bypassing, die Prädikation, die Sprungvorhersage, die Sprungzielvorhersage und die Wertvorhersage. Im Anschluss werden Prinzipien operationsparallel arbeitender Prozessoren diskutiert. Dabei kommen u.a. SIMD-Einheiten, Feldrechner, Vektorrechner, VLIW-Prozessoren, superskalare Prozessoren inklusive der Trace-Caches, superspekulative Prozessoren sowie das Multithreading zur Sprache. Zum Abschluss behandelt der Autor Techniken zum Aufbau von im Hardware-/Software-Codesign arbeitenden Prozessoren. Nach einer Einführung zu den Interpretern, den Emulatoren und den Laufzeitübersetzern (JIT) werden vor allem die dynamische Binärübersetzung und das Code-Morphing behandelt. |
| 1. Schlagwortkette |
Prozessor |
| Computerarchitektur |
| 1. Schlagwortkette ANZEIGE DER KETTE |
Prozessor -- Computerarchitektur |
| 2. Schlagwortkette |
Prozessor |
| Programmierung |
| Befehlsvorrat |
| 2. Schlagwortkette ANZEIGE DER KETTE |
Prozessor -- Programmierung -- Befehlsvorrat |
| 3. Schlagwortkette |
Prozessor |
| Mikroprogrammierung |
| Pipeline-Verarbeitung |
| 3. Schlagwortkette ANZEIGE DER KETTE |
Prozessor -- Mikroprogrammierung -- Pipeline-Verarbeitung |
| 4. Schlagwortkette |
Prozessor |
| Supercomputer |
| Computerarchitektur |
| CASHE |
| 4. Schlagwortkette ANZEIGE DER KETTE |
Prozessor -- Supercomputer -- Computerarchitektur -- CASHE |
| 5. Schlagwortkette |
Prozessor |
| Supercomputer |
| Computerarchitektur |
| Datenfluss |
| Kontrollfluss |
| Übersetzerbau |
| SWB-Titel-Idn |
264351037 |
| Signatur |
Springer E-Book |
| Bemerkungen |
Elektronischer Volltext - Campuslizenz |
| Elektronische Adresse |
$uhttp://dx.doi.org/10.1007/b139114 |
| Internetseite / Link |
Volltext |
| Siehe auch |
Inhaltsverzeichnis |
| Siehe auch |
Kapitel 1 |
| Siehe auch |
Inhaltstext |
| Siehe auch |
Cover |
| Siehe auch |
Inhaltstext |
