Shortcuts
Bitte warten Sie, bis die Seite geladen ist.
 
PageMenu- Hauptmenü-
Page content

Katalogdatenanzeige

.

Fast, Efficient and Predictable Memory Accesses: Optimization Algorithms for Memory Architecture Aware Compilation

Fast, Efficient and Predictable Memory Accesses: Optimization Algorithms for Memory Architecture Aware Compilation
Kataloginformation
Feldname Details
Vorliegende Sprache eng
Hinweise auf parallele Ausgaben 359483739 Buchausg. u.d.T.: ‡Wehmeyer, Lars: Fast, efficient and predictable memory accesses
ISBN 978-1-4020-4821-0
Name Wehmeyer, Lars
Marwedel, Peter
Name ANZEIGE DER KETTE Marwedel, Peter
T I T E L Fast, Efficient and Predictable Memory Accesses
Zusatz zum Titel Optimization Algorithms for Memory Architecture Aware Compilation
Verlagsort Dordrecht
Verlag Springer Netherlands
Erscheinungsjahr 2006
2006
Umfang Online-Ressource (XI, 257 p, digital)
Reihe SpringerLink. Bücher
Titelhinweis Buchausg. u.d.T.: ‡Wehmeyer, Lars: Fast, efficient and predictable memory accesses
ISBN ISBN 978-1-4020-4822-7
Klassifikation *68N20
68M99
68-01
TJFC
TEC008010
621.3815
TK7888.4
SR 900
ST 175
Kurzbeschreibung Abstract -- Models and Tools -- Scratchpad Memory Optimizations -- Main Memory Optimizations -- Register File Optimization -- Summary -- Future Work.
2. Kurzbeschreibung Fast, Efficient and Predictable Memory Accesses presents techniques for designing fast, energy-efficient and timing predictable memory systems. By using a careful combination of compiler optimizations and architectural improvements, we can achieve more than what would be feasible at one of the levels in isolation. The described optimization algorithms achieve the goals of high performance and low energy consumption. In addition to these benefits, the use of scratchpad memories significantly improves the timing predictability of the entire system, leading to tighter worst case execution time bounds (WCET). The WCET is a relevant design parameter for all timing critical systems. In addition, the book covers algorithms to exploit the power down modes of main memories in SDRAM technology, as well as the execute-in-place feature of Flash memories. The final chapter considers the impact of the register file, which is also part of the memory hierarchy.
1. Schlagwortkette Speicherverwaltung
ANZEIGE DER KETTE Speicherverwaltung
SWB-Titel-Idn 264341147
Signatur Springer E-Book
Bemerkungen Elektronischer Volltext - Campuslizenz
Elektronische Adresse $uhttp://dx.doi.org/10.1007/1-4020-4822-X
Internetseite / Link Volltext
Siehe auch Cover
Siehe auch Inhaltstext
.
ISBD-Anzeige Katalogdatensatz500114345
.
Kategorien-Anzeige Katalogdatensatz500114345
.
Verwandte Werke Katalogdatensatz500114345
.
Titel zur Titelsammlung hinzufügen Katalogdatensatz500114345
.
Kataloginformation500114345 Datensatzanfang . Kataloginformation500114345 Seitenanfang .
Titel vormerken Katalogdatensatz500114345
Vollanzeige Katalogdaten 

Auf diesem Bildschirm erhalten Sie Katalog- und Exemplarinformationen zum ausgewählten Titel.

Im Bereich Kataloginformation werden die bibliographischen Details angezeigt. Per Klick auf Hyperlink-Begriffe wie Schlagwörter, Autoren, Reihen, Körperschaften und Klassifikationen können Sie sich weitere Titel des gewählten Begriffes anzeigen lassen.

Der Bereich Exemplarinformationen enthält zum einen Angaben über den Standort und die Verfügbarkeit der Exemplare. Zum anderen haben Sie die Möglichkeit, ausgeliehene Exemplare vorzumerken oder Exemplare aus dem Magazin zu bestellen.
Schnellsuche